CMOS门电路简介

CMOS门电路（Complementary Metal-Oxide-Semiconductor）是指利用P沟道MOS管、N沟道MOS管的互补特性设计的门电路。

MOS管简介

场效应管（FET）又称单极性晶体管，其仅靠半导体中的多数载流子导电得名。场效应管（FET）按工作原理主要分为结型场效应管（JFET）与绝缘栅型场效应管（MOSFET）；按导电载流子类别主要分为N沟道（载流多子为电子）与P沟道（载流多子为空穴）两种。

MOS管具体又可分为增强型、耗尽型两种，即MOS管共四种增强型NMOS、增强型PMOS、耗尽型NMOS、耗尽型PMOS。

增强型MOS管

如图为N沟道增强型MOS管。衬底为低掺杂的P型衬底引出一脚为B，再制作出两个高掺杂的N区，并引出两个电极源极（s）、漏极（d），半导体上制作一层二氧化硅绝缘层，并在之上制作一层金属铝引出栅极（d）。

与三极管不同，源极s与漏极d并无大的区别，因此MOS管具有很强的对称性；通常使用时，将源极s与衬底b连接。

正常情况下，s、d之间为两个背向PN结即使加压也不存在导电沟道，通过在g、s（b）之间施加正向电压，促使P型衬底靠近SiO2的部分空穴下移，留下不能移动的负离子区，形成耗尽层；当Ugs继续增大，一方面耗尽层增宽，另一方面将衬底的自由电子吸引到耗尽层与绝缘层间形成N沟道，成为反型层。反型层成为漏极s与源极d之间的导电通道。使得反型层刚好形成的电压Ugs成为开启电压Ugs(th)。

当Ugs>Ugs（th）为一个确定值时，在d、s之间加正向电压即产生漏极电流，同时使耗尽层倾斜，导流能力降低，此时整个反型层类似于一个可变电阻器；当Uds=Ugs-Ugs（th）时，耗尽层刚好达到SiO2，形成预夹断；此时Uds继续增大，夹断区随之延长且增大的Uds几乎全部用来克服夹断区对漏极电流的阻力，宏观特征表现为电流Id几乎不随Uds变化，仅有Ugs的大小有关，管子进入恒流区。

特性曲线如图：

夹断区（截止区）：Ugs<Ugs(th) 此时反型层未开启，整体截止

可变电阻区（线性区）：Ugs>Ugs(th) Uds<Ugs-Ugs(th) 此时Ugs确定、反型层形成，Id与Uds成线性变化可视为可变电阻。

恒流区（饱和区）：Ugs>Ugs(th) Uds>Ugs-Ugs(th) 此时夹断区形成，Id仅与Ugs的大小有关。

PS注意：MOS管饱和区与三极管的饱和区不同！！

耗尽型MOS管

耗尽型MOS管与增强型MOS管不同之处在于其本身自带反型层，相应的调整Ugs即可控制反型层的宽度，在此基础上施加Uds即可产生漏极电流及夹断。N沟道耗尽型MOS管如图。

特征曲线如图：

以上均为N沟道MOS管，P沟道MOS管即衬底为N型衬底，导电沟道为P型沟道，此时需要在栅极g与源极s（衬底b）之间加负电压以促使P沟道的形成，Ugs<0。

CMOS门电路

CMOS反相器

以增强型MOS管为例，将一个P沟道MOS管和N沟道MOS管串联，其中栅极g共接输入电压Vi，PMOS的源极s及衬底接正电压VDD，NMOS的源极s及衬底接低，两个管子的漏极d共接并引出输出电压Vo（VDD > 两个管子的开启电压绝对值之和）。

当Vi=VDD（高电平时）T1管子Vgs约等于0，T2管Vgs约等于VDD大于开启电压，因此T2导通Vo约等于0，输出低电平；当Vi=0（低电平时）T2管子Vgs约等于0，T1管Vgs的绝对值约等于VDD大于开启电压的绝对值，因此T1导通Vo约等于VDD，输出高电平。实现反相器功能。

通常T1、T2采用近乎完全相同的工艺，电压传输特性AB段，对应输入低电平，输出高电平，此时T1导通，T2截止；电压传输特性CD段，对应输入高电平，输出低电平，此时T2导通，T1截止；当处于BC段时，会出现T1、T2同时导通的情况，因为工艺相同，因此发生转折的阈值电压为1/2VDD，由于T1、T2全部导通因此会产生很强的瞬时电流。而在AB、CD区由于其中一支管子截止，因此电流极小。

CMOS器件应尽量避免管子长期工作在BC段，CMOS电路的功耗主要由电流峰值处产生，越高频率的数字电路功耗也会相应增加。

其他CMOS门

与非门、或非门

在这里插入图片描述

CMOS门电路中的NMOS管负责拉低，而PMOS管负责拉高（设计原则），在真值表上体现为NMOS管负责Y=0，而PMOS管负责Y=1。PMOS管部分与NMOS管完全对称取反，如与非门：单看NMOS部分表达式为Y=(A·B)’，单看PMOS为Y=A‘+B’，二者取反相等。

带缓冲器的门电路

带缓冲器的门电路：上述门电路存在输出电阻R0收输入端状态的的影响的问题。设每个MOS管内阻为R，当AB=1时，输出电阻R0=2R；A|B=0时，R0=1/2*R；A(B)=1、B(A)=0时，R0=R。门电路前端的输出相对于后端可近似为电压源，因此希望电压源内阻不变。在门电路每个输入输出端增加一层反相器进行缓冲，此时逻辑功能发生变化，但输出电阻稳定。

OD门

在这里插入图片描述

在CMOS电路中,为了满足输出电平变换、吸收大负载电流以及实现线与接等需要,有时将输出级电路结构改为一个漏极开路输出的 MOS 管,构成漏极开漏输出门电路（OD门），与TTL OC门电路类似。

通过NMOS管漏极引出电阻接入VDD2，可将高电平1对应的电压由VDD1改为VDD2，实现高电平转换；另一个优点在于可以实现线与逻辑。

常规门电路无法实现线与，这是因为如果将两个门电路输出，直接线接在一起，理论上Y1=1，Y2=0时，输出为0，而实际上，当一个为1，一个为0时，总的输出直接由Y1=1的VDD经PMOS管输出并流入另一个Y2=0的NMOS管至地，产生瞬间的强电流（参考电流特性曲线）且这一持续时间较电流特性曲线的强电流时间长的多，会瞬间击穿两个门电路造成永久损坏。

三态门

三态门：EN’为0时，Y=A‘，EN’为1时，T1、T2同时截止，Y无输出为高阻态，此时整个门电路为阻值近乎无穷的电阻，实现了物理连接不断，而电气连接中断的作用。

在一些比较复杂的数字系统(例如微型计算机)当中,为了减少各个单元之间的连线数目,希望能用同一条导线分时传递若干个门电路的输出信号。这时可采用图3.3.41所示的连接方式。图中的G 、G、…、G。均为三态输出反相器,只要工作过程中控制各个反相器的EN端轮流等于1,而且任何时候仅有-个等于1,就可以轮流地把各个反相器的输出信号送到公共的传输线——总线上,而互不干扰。这种连接方式称为总线结构。